تقول TSMC إن كفاءة استهلاك الطاقة باتت تُعدّ أولوية متزايدة بالنسبة لرقائق الذكاء الاصطناعي، بل أصبحت أكثر أهمية حتى من قدرتها الحاسوبية

في السنوات الأخيرة، وبفضل التطور الهائل في قدرات الحوسبة التي توفرها الذكاء الاصطناعي (ai)، شهدت مراكز البيانات ارتفاعًا حادًا في استهلاك الطاقة. ونتيجة لذلك، باتت كفاءة استخدام الطاقة في الرقائق تحديًا كبيرًا، وأصبحت أحد القيود الرئيسية في تطوير الرقائق مستقبلًا. كما أن العديد من التقنيات، مثل ذاكرة lpddr التي كانت تُستخدم سابقًا فقط في الأجهزة المحمولة، بدأت تتوسع في تطبيقاتها ضمن منتجات مراكز البيانات، وذلك بهدف تحسين كفاءة استهلاك الطاقة.

وفقًا لشركة trendforce، فقد أعلنت tsmc مؤخرًا عن تزايد ميل عملائها، بدءًا من مصنعي الهواتف الذكية وصولًا إلى مشغلي مراكز بيانات الذكاء الاصطناعي، إلى التركيز على تحسين الأداء مع الحدّ من استهلاك الطاقة. وينعكس هذا الاتجاه أيضًا في تقنيات عمليات tsmc؛ إذ يُتوقع أن تحقق عملية a14 المقبلة تحسينًا في الأداء بنسبة تزيد عن 20% وتخفيضًا في استهلاك الطاقة بنحو 30% مقارنةً بعملية n2.

تعتمد عملية a14 على الجيل الثاني من ترانزستورات gaa، وتُعزّز مرونتها بشكل أكبر عبر تقنية nanoflex pro. ومن المقرر أن تبدأ الإنتاج التجريبي في النصف الأخير من عام 2027، فيما يُتوقع بدء الإنتاج الضخم في عام 2028. ومع ذلك، فإن الإصدار الأولي من عملية a14 لن يدعم بنية السوبر باور ريل (spr)، أي تقنية الإمداد بالطاقة من الخلف. ولتلبية احتياجات التطبيقات عالية الأداء لدى العملاء ومراكز البيانات، تخطط tsmc لإطلاق نسخة مدعومة بتقنية الإمداد بالطاقة من الخلف بحلول عام 2029.

يُعدّ زيادة كثافة الترانزستورات عنصرًا محوريًا في خارطة طريق tsmc، غير أن تقنيات التغليف المتقدمة، وتكديس الرقائق، والضوئيات، باتت تكتسب أهمية متزايدة في دفع عجلة تحسين الكفاءة. وبالنظر إلى عمليتي a13 وa12 اللتين تخطط لهما tsmc، يتضح أن تحسين كفاءة استهلاك الطاقة أصبح أكثر إلحاحًا من التصغير المستمر لحجم الترانزستورات في رقائق الذكاء الاصطناعي من الجيل التالي.